PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-148526

(43)Date of publication of application: 06.06.1997

(51)Int.CI.

H01L 27/04 H01L 21/822 H01L 21/28 H01L 21/768 H01L 21/8249 H01L 27/06

(21)Application number: 07-303151

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:


(72)Inventor: YAMAZAKI HIRONORI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve withstand voltage to voltage application higher than or equal to a rated voltage, like static electricity from the outside of equipment.

SOLUTION: A first conductivity type MOSFET and a second conductivity type MOSFET are constituted as follows. In a second conductivity type lightly doped region 304, a first and a second heavinlydoped regions 301, 302 of a first conductivity type, and a third heavily doped region are electrically isolated and formed by element isolation regions. First conductivity type heavily doped regions 321, 322 are connected with an I/O pad via a metal wiring layer in a lateral bipolar transistor. Drain regions are connected with an LO pad. The first conductivity type heavily doped regions 321, 322, and only the part under the contact hole periphery of the drain region are made deeper than the other parts. By making the part under the contact hole periphery of a diode formed between the heavily doped region and the





lightly doped region of different polarity deep, breakdown due to a spike caused by the application of a voltage higher than or equal to a rated voltage, like static electricity, can be restrained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号

特開平9-148526

(43)公開日 平成9年(1997)6月6日

(51)IntCL®		認例記号	庁内整理書号	FI			-	技術表示箇所
HOIL	=			H011	. 27/01		н	
	21/822				21/28		A	
	21/28				21/90		С	
	21/768						D	
	21/8249				27/06		321F	
			李翰文	未梢求 朗	改項の数6	OL	(全 10 頁)	最終兵に続く

(21)出顧豫号

特顯平7-303151

(22) 出頭日

平成7年(1995)11月21日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新術区西新宿2丁月4番1号

(72)発明省 山▲崎▼ 裕基

長野県諏訪市大和3丁日3番5号 セイコ


ーエプソン株式会社内


(74)代理人 介理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】半導体装置において、装置外部からの静電気などの定格以上の高電圧印加に対しての耐圧を向上する。 【解決手段】第二導電型の低濃度不純物領域に第一導電型の第一と第二の高濃度不純物領域と第二導電型の第三の高濃度不純物領域と第二導電型の第三の高濃度不純物領域をそれぞれ業子分離領域によって電気的に分離して設け、入出力パッドに金属配線層を介して第一の高濃度不純物領域を接続しているラテラルバイボーラトランジスタ、及び入出力パッドにドレイン領域を接続している第一導電型及び第二導電型MOSPETにおいて、第一の高濃度不純物領域及びドレイン領域のコンタクトホール周辺下のみを他の部分よりも深くする。高温度不純物領域と異極の低濃度不純物領域との間に形成されるダイオードのコンタクトホール周辺下を深くすることで、静電気などの定格以上の高電圧の印加に起因するスパイクによる破壊が抑制される。





(2)

特局平9-148526

【特許請求の範囲】

【請求項1】半導体基板周辺に複数の入出力回路及び電源回路を配列してなる半導体装置において、高濃度不純物領域は、コンタクトホールの周辺下のみが他の部分よりも深いことを特徴とする半導体装置。

【請求項2】半導体基板周辺に複数の入出力回路及び電源回路を配列してなる半導体装置において、高濃度不純物領域は、コンタクトホールの周辺下のみが他の部分よりも深く、その高濃度不純物領域中の他の部分より深い領域は、半導体基板と第一番目の金属配線層とを電気的に分離するための絶疑層の堆積工程後に、高濃度不純物領域と金属配線層とを電気的に接続するためのコンタクトホール用のフォトマスクを用いたフォトエッチング工程によって、コンタクトホール位置に開孔部を設けた前記絶録層上より不純物イオンを注入して形成されることを特徴とする半導体装置の製造方法。

【請求項3】半導体基板局辺に複数の入出力回路及び電源回路を配列してなる半導体装置において、入出力回路及び電源回路は、第二導電型の低機度領域に第一導電型の第一と第二の高過度不純物領域と第二導電型の第三の高濃度不純物領域を素子分離領域によって電気的に分離して設けたラテラルバイボーラトランジスタ、及び複数の第一等電型MOSFET、及び複数の第二導電型MOSFETなどによって構成されており、これらの第一の高温度不純物領域及び複数のドレイン領域は、直接或いは不純物拡散領域もしくは多結晶半導体層などからなる抵抗などを介して金属配線層により間接的に入出力パッドに接続されており、各領域中のコンタクトホールの周辺下のみが他の部分よりも深いことを特徴とする半導体装置。

【請求項4】半導体基板周辺に複数の入出力回路及び電 **郷回路を配列してなる半導体装置において、入出力回路** 及び宅湖回路は、第二等電型の低温度領域に第一導電型 の第一と第二の高濃度不純物領域と第二導電型の第三の 高温度不純物領域を索子分離領域によって電気的に分離 して設けたラテラルバイポーラトランジスタ、及び複数 の第一導電型MOSFET、及び複数の第二導電型MO SFETなどによって構成されており、これらの第一の 高温度不純物領域及び複数のドレイン領域は、直接或い は不純物拡散領域もしくは多結晶半導体層などからなる 抵抗などを介して金属配線層により間接的に入出力バッ ドに接続されており、各領域中のコンタクトホールの周 辺下のみが他の部分よりも深く、その高濃度不純物領域 中の他の部分より深い領域は、前記高濃度不純物領域の 不純物イオンの注入工程後に、フォトエッチ工程によっ て、入出力パッドに接続している前記高濃度不越物領域 中のコンタクトホール位置に開孔部をもつように整形し た酸化半導体層などのマスク材料上より、不純物イオン を注入して形成されることを特徴とする半導体装置の製 造方法。

【諸求項5】 請求項2 に記載の半導体装置の製造方法に おいて、前記高濃度不純物領域中のコンタクトホールの 周辺下の他の部分より深い領域は、不純物イオンの注入 工程によって前記高濃度不純物領域の浅い領域を形成し た後に、この浅い領域の形成時よりも高い加速電圧でイ オン注入して形成されることを特徴とする半導体装置の 製造方法。

【請求項4】請求項4に記載の半導体装置の製造方法において、前記高濃度不純物領域中のコンタクトホールの 附辺下の他の部分より深い領域は、不純物イオンの注入 工程によって前記高濃度不純物領域の浅い領域を形成した後に、この浅い領域の形成時よりも高い加速電圧でイオン注入して形成されることを特徴とする半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技権分野】本発明は、半導体装置に関し、特に前記ラテラルバイボーラトランジスタ、及び第一導電型MOSFET、及び第二導電型MOSFETの 静電気耐圧に関する。

[0002]

【従来の技術】従来の半導体装置における入出力回路及 び電源回路内のMOSFETは、図9に示すように、逃 板表面側にドレイン戦いはソース領域となる高温度不純 物領域903、904が、内部側にウェル領域である高 遺度不純物領域とは異極の低濃度不純物領域907がそ れぞれ存在し、高濃度不純物領域中のコンタクトホール の周辺下では異極の不純物領域同士によってダイオード を形成しており、また、従来の半導体装置における入出 力回路及び電源回路内の前記ラテラルバイボーラトラン ジスタは、図10に示すように、基板表面側に第一導電 型の第一の高濃度不純物領域1001、第二の高濃度不 純物領域1002が、内部側に第二導電型の低濃度不純 物領域1004がそれぞれ存在し、高濃度不純物領域中 のコンタクトホールの周辺下では異極の不純物領域同士 によってダイオードを形成しており、いずれのダイオー ドにおいてもその接合面すなわち高濃度不純物領域の下 面はほぼ平坦である。

【0003】このような従来の半導体装置における入出力回路及び電源回路内のMOSFET及び前記ラテラルバイボーラトランジスタは、入出力パッドより静電気のような定格以上の高電圧が印加した場合に、特開昭59~111351に示されているように、MOSFETのドレイン領域903及び第一の高濃度不純物領域1001をコレクタとして、通常は電源配線に接続しているMOSFETのソース領域904及び第二の高濃度不純物領域1002をエミッタとして、同じく温常は電源配線に接続しているMOSFETのウェル領域907及び前記ラテラルバイボーラの第二等電型の低温度不純物領域1004をベースとして、それぞれバイボーラトランジ

(3)

特別平9-148526

スタの動作をし、エミッタとして作用する第二の高濃度不純物領域1002及びMOSFETのソース領域904より印加電圧によって流れる過渡電流を電源配線を介して装置外部に放出する。また従来の半導体装置において更に高い電圧がかかった場合に、図11に示すように、過渡電流による発熱により金属配線層1103と半導体基板とが合金化し、合金のスパイク1101がコンタクトホールから下方向に成長し、それが高濃度不純物領域1106と通常、電源配線に接続されている高濃度領域とは異極の低濃度不純物領域1107からなるダイオードを突き抜けることにより、高電圧側電源回路一低電圧側電源回路間或いは電源回路一入出力回路間で導通する可能性があった。

[0004]

【発明が解決しようとする課題】そこで、本発明はこのような問題点を解決するためのもので、その目的は、入出力パッドに接続している高濃度不純物領域と電源配線に接続している異極の低濃度不純物領域からなるダイオードの接合面とコンタクトホールの距離、すなわちコンタクトホールの周辺下の高濃度不純物領域の深さを増加することによって、入出力パッドより部電気などの定格以上の高電圧が印加した場合にコンタクトホールから下方向に成長するスパイクによる前記ダイオードの破域を防止し、半導体装置の静電気などの定格以上の高電圧印加に対する耐圧を向上するところにある。

[0005]

【課題を解決するための手段】半導体基板周辺に複数の 入出力回路及び電源回路を配列してなる半導体装置にお いて、高温度不純物領域は、コンタクトホールの周辺下 のみが他の部分よりも深いことを特徴とし、また、、そ の高温度不純物領域中の他の部分より深い領域は、半導 休基板と第一番目の金属配線層とを電気的に分離するた めの絶縁層の堆積工程後に、高温度不純物領域と金属配 誤層とを電気的に接続するためのコンタクトホール用の フォトマスクを用いたフォトエッチング工程によって、 コンタクトホール位置に開孔部を設けた前記絶疑府上よ り不純物イオンを注入して形成されることを特徴とし、 また、前記高濃度不純物領域中のコンタクトホールの周 辺下の他の部分より深い領域は、不純物イオンの注入工 程によって前記高温度不純物領域の浅い領域を形成した 後に、この浅い領域の形成時よりも高い加速電圧でイオ ン注入して形成されることを特徴とし、加えて、入出力 回路及び電源回路は、第二導電型の低温度領域に第一導 電型の第一と第二の高濃度不純物領域と第二導電型の第 三の高温度不純物領域を素子分離領域によって電気的に 分離して設けたラテラルバイボーラトランジスタ、及び 複数の第一導電型MOSFET、及び複数の第二導電型 MOSFETなどによって構成されており、これらの第 一の高速度不純物領域及び複数のドレイン領域は、直接 或いは不純物拡散領域もしくは多結品半導体層などから

なる抵抗などを介して金国配線層により間接的に入出力パッドに接続されており、各領域中のコンタクトホールの周辺下のみが他の部分よりも深いことを特徴とし、また、その高濃度不純物領域中の他の部分より深い領域は、前記高濃度不純物領域の不純物イオンの注入工程後に、フォトエッチ工程によって、入出力バッドに接続して、フォトエッチ工程によって、入出力バッドに接続して、フォトエッチ工程によって、入出力バッドに接続して、フォトエッチ工程によって、入出力バッドに接続して、の前記高濃度不純物領域中のコンタクトホールの周辺下の他の部分より深い領域は、不純物イオンの注入工程によって前記高濃度不純物領域の浅い領域を形成した後に、この浅い領域の形成時よりも高い加速を形成した後に、この浅い領域の形成時よりも高い加速を形成した後に、この浅い領域の形成時よりも高い加速を形成した後に、この光い領域の形成時よりも高い加速を形成した後に、この光い領域の形成時よりも高い加速を形成した後に、この光い領域の形成時よりも高い加速を形成した後に、この光い領域の形成時よりを発しています。

【発明の実施の形態】以下、本発明に於ける実施例を図 1、図2、図3、図4、図5、図7、図8を用いて説明 する。

【0007】図1は本発明による半導体装置の全体図である。前記半導体装置は、半導体基板101の外周部102に装置外部に接続するパッドを有する入出力回路及び電源回路の領域を有し、その入出力回路及び電源回路の領域の内側103には内部回路領域を有する。

【0008】図2は本発明によるひとつめの実施例であ る半等体装置における入出力回路内のMOSFETの模 式図であり、図2(a)は第一番目の金属配線層と半導 体基板間の絶縁層の堆積工程直前の平面図であり、図2 (b) は第一番目の金属配線層の堆積工程直後の断面図 である。201はゲート端子202に窓位を与えるため のコンタクトホールであり、211、212、213、 214, 215, 216, 217, 218はそれぞれド レイン領域或いはソース領域となる高濃度不純物領域2 03.204に電位を与えるためのコンタクトホールで あり、205は素子分離領域であり、206はA1など の第一番目の金属配線層であり、208は前記金属配線 **暦206と半導体基板間の絶縁層である。221,22** 2は、203、204と同極の高温度不純物領域であ り、コンタクトホールの周辺下のみに203,204の 下面に接して存在し、ドレイン領域或いはソース領域を 構成する不植物は、それぞれの領域のコンタクトホール 周辺下で深く拡散しているようになる。

【0009】図3は本発明によるひとつめの実施例である半導体装置における入出力回路内の第二導電型の低濃度不純物領域に第一導電型の第一と第二の高濃度不純物領域をそれぞれ素子分離領域によって収気的に分離して設けたラテラルバイボーラトランジスタの模式図であり、図3(a)は第一番目の金属配線層と半導体基板間の絶縁層の堆積工程面前の平面図であり、図3(b)は第一番目の金属配線層の地積工程面前の平面図である。311,312,

313, 314, 315, 316, 317, 31847 れぞれコレクタ領域或いはエミッタ領域となる第一英宗 型の高濃度不純物領域301、302に電位を与えるた めのコンタクトホールであり、303は索子分離領域で あり、305はA1などの第一番目の金属配線層であ り、306は前記金属配線版305と半導体基板間の絶 段層である。321、322は、第一等電型の高濃度不 純物領域であり、コンタクトホールの周辺下のみに30 1.302の下面に接して存在し、第一或いは第二の高 温度不純物領域を構成する第一導電型の不純物は、コン タクトホールの周辺下で深く拡散しているようになる。 【0010】図7は木発明によるひとつめの実施例であ る半導体装置における入出力回路内のMOSFETの断 面図であり、図7(a)、図7(b)、図7(c)の順 で高濃度不純物領域中のコンタクトホールの周辺下の深 い領域の製造工程を示している。701はゲート電極で あり、702,703はドレイン領域或いはソース領域 となる高濃度不純物領域であり、704はウェル領域と なる異極の低濃度不純物領域であり、705は第一番目 の金属配線層と半導体基板との絶縁層であり、706は ※子分離領域である。まず前記絶縁回705の堆積工程 後の図7(a)に示す状態の半導体基板に対して、絶縁 届705にフォトエッチ工程によって図7(b)に示す ようにコンタクトホール位置に開孔部707、708を 形成し、絶縁間705の上から高濃度不純物領域70 2.703の形成時より高い加速電圧で702,703 と同極の不純物イオンを注入し、図7(c)に示すよう に、コンタクトホール位置707,708の周辺下に、 既存の高濃度不純物領域702.703より深く、70 2,703と同極の高温度不純物領域709,710を 形成する。また前記ラテラルバイボーラトランジスタに おいても、同様の工程によってコンタクトホールの周辺 下に他の部分より深い領域をもつ高濃度不純物領域を形

【0011】図4は本発明によるふたつめの実施例であ る半導体装置における入出力回路内のMOSFETの模 式図であり、図4(a)は第一番目の金属配線層と半導 体基板間の絶縁層の堆積工程直前の平面図であり、図4 (b)は第一番目の金属配線層の堆積工程直接の断面図 である。401はゲート端子402に電位を与えるため のコンタクトホールであり、411,412,413, 414はそれぞれドレイン領域403に電位を与えるた めのコンタクトホールであり、415,416,41 7.418はそれぞれソース領域404に電位を与える ためのコンタクトホールであり、405は素子分離領域 であり、406はA1などの第一番目の金属配線層であ り、408は前記金四配移回406と半導体基板間の絶 緑層である。421は、ドレイン領域と同極の高濃度不 純物領域であり、入出力パッドに接続しているドレイン 領域403上のコンタクトホール411,412.41

3.414の周辺下のみに403の下面に接して存在 し、ドレイン領域を構成する不純物は、コンタクトホー ルの周辺下で深く拡散しているようになる。

【0012】図5は本発明によるふたつめの実施例であ る半等体装置における入出力回路内の削記ラテラルバイ ポーラトランジスタの模式図であり、図5 (a)は第一 番目の金属配線層と半導体装板間の絶縁層の地積工程直 前の平面図であり、図5(b)は第一番目の金属配線層 の堆積工程直役の断面図である。511,512,51 3,514はそれぞれコレクタ領域となる第一導電型の 第一の高濃度領域501に電位を与えるためのコンタク トホールであり、515,516,517,518はそ れぞれエミッタ領域となる第一導電型の第二の高濃度不 純物領域502に電位を与えるためのコンタクトホール であり、503は粉子分離領域であり、505はA1な どの第一番目の金属配線層であり、506は前記金属配 線面505と半導体基板間の絶縁層である。521は第 一等電型の高濃度不純物領域であり、入出力バッドに接 統してい第一の高濃度不純物領域501上のコンタクト ホール511、512、513、514の周辺下のみに 501の下面に接して存在し、第一の高濃度不純物領域 を構成する第一導電型不純物は、コンタクトホールの周 辺下で深く拡散しているようになる。

【0013】図8は本発明によるふたつめの実施例であ る半導体装置における入出力回路内のMOSPETの断 而図であり、図8(a)、図8(b)、図8(c)、図 8(d)の順で高濃度不純物領域中のコンタクトホール 周辺下の深い領域の製造工程を示している。801はゲ ート電極であり、802はドレイン領域、803はソー ス領域となる高速度不純物領域であり、804はウェル 領域となるドレイン領域とは災極の低渡度不耗物領域で あり、805は煮子分離領域である。まず高温度不純物 領域802、803のイオン注入工程後の図8(a)に 示す状態の半導体基板に、酸化半導体などのマスク材料 806を堆積し、フォトエッチ工程によって拡散領域中 のコンタクトホール位置に開孔部807を持つように整 形し、図8(b)に示す状態で上から高濃度不能物質域 802、803の形成時より高い加速電圧で802、8 03と同極の不純物イオンを注入し、開孔部807の周 辺下に既存の高濃度不純物領域802,803より深く 高機度不純物領域809を形成する。こうすることでド レイン領域を構成する不純物は、コンタクトホール周辺 下で深く拡散しているようになる。その後図8(c)に 示す第一番目の金属配線層と半導体基板との絶縁層80 8を堆積した後に図8(d)に示すコンタクトホール位 置の絶縁層の開孔部810、811をフォトエッチ工程 によって形成する。また、前記ラテラルバイポーラトラ ンジスタにおいても、同様の工程によってコンタクトホ ールの周辺下に他の部分より深い領域をもつ入出力パッ ドに接続する第一の高濃度不純物領域を形成する。

(5)

特開平9-148526

[0014]

【発明の効果】以上に示したような第一導電型MOSF ET構造及び第二導拡型MOSFET構造及び第二導電 型の低濃度不純物領域に第一等電型の第一と第二の高濃 度不純物領域と第二等電型の第三の高濃度不純物領域を それぞれ素子分離領域によって電気的に分離して設けた ラテラルバイポーラトランジスタ構造によれば、図6に 示すように、第一導電型MOSFET及び第二導電型M OSFET及び前記ラテラルバイポーラトランジスタの 入出力パッドに接続するドレイン領域及び第一の高温度 不純物領域のコンタクトホールの周辺下のダイオード接 合面603を深部に形成することで、入出力パッドより **静電気のような定格以上の高電圧が印加された場合に、** スパイク601によって最も破壊され易いコンタクトホ ールの周辺下のダイオードの破壊が抑制され、半導体装 置の情電気などの定格以上の高電圧引加に対する耐圧が 向上する。また、この発明は各拡散領域が残くなったと しても有効である。

【図面の簡単な説明】

【図1】 本発明による半導体装置の全体図である。

【図2】 本発明によるひとつめの実施例である半導体 装置のMOSFETの平面図とその断面図である。

【図3】 本発明によるひとつめの実施例である半導体 装置の第二等電型の低濃度不純物領域に第一等電型の第 一と第二の高濃度不純物領域と第二導電型の第三の合濃 度不純物領域をそれぞれ素子分離領域によって電気的に 分離して設けたラテラルバイポーラトランジスタの平面 図とその断面図である。

【図4】 木発明によるふたつめの実施例である半苺体 装置のMOSFETの平面図とその断面図である。

【図5】 本発明によるふたつめの実施例である半導体 装置の第二導理型の低濃度不純物領域に第一導理型の第 一と第二の高濃度不純物領域と第二導電型の第三の高濃 度不純物領域をそれぞれ素子分離領域によって収気的に 分離して設けたラテラルバイボーラトランジスタの平面 図とその断面図である。

【図6】 本発明によるひとつめ及びふたつめの実施例である半導体装置の第二導電型の低濃度不純物領域に第一等電型の第一と第二の高温度不純物領域と第二導電型の第三の高温度不純物領域をそれぞれ素子分離領域によって電気的に分離して設けたラテラルバイボーラトランジスタ及び第一導電型及び第二導電型MOSFETの不純物領域中コンタクトホール近傍における静電気などの定格以上の高電圧印加の際のスパイクの発生状況の模式図である。

【図7】 本発明によるひとつめの実施例である半導体装置の第一導並型及び第二導並型MOSFETのひとつめの製造工程を示した断面図である。

【図8】 本発明によるふたつめの史施例である半導体 装置の第一導電型MOSFET及び第二導電型MOSF ETの製造工程を示した断面図である。

【図9】 従来技術による半導体装置の第一等電型及び第二導電型MOSFETの平面図とその断面図である。

【図10】 従来技術による半導体装置の第二導電型の 低温度不純物領域に第一等電型の第一と第二の高温度不 純物領域と第二等電型の第三の高温度不純物領域をそれ ぞれ業子分離領域によって電気的に分離して設けたラテ ラルバイボーラトランジスタの平面図とその断面図であ る。

【図11】 従来技術による半導体装置の第二為電型の低温度不純物領域に第一導電型の第一と第二の高温度不純物領域と第二導電型の第三の高温度不純物領域をそれぞれ絶縁限によって電気的に分離して設けたラテラルバイポーラトランジスタ及び第一導電型及び第二導電型MOSFETの不純物領域中コンタクトホール近傍における静電気などの定格以上の高電圧印加の際のスパイクによる破域形態の模式図である。

【符号の説明】

101:半導体基板

102:入出力回路及び電源回路の領域

103:内部回路の領域

201:ゲート端子用コンタクトホール

202:ゲート端子

203.204:高濃度不純物領域

205: 衆子分離領域

206:第一番目の金属配線層

207:低濃度不純物領域

208: 施級層

211, 212, 213, 214, 215, 216, 2

17,218:高温度不純物領域用コンタクトホール

221, 222: 為溫度不純物領域

230:断面を示す補助線

301:第一導電型の第一の高温度不純物領域

302:第一導電型の第二の高濃度不越物領域

303:紫子分離領域

304:第二導電型の低濃度不越物領域

305:第一番目の金属配絵図

306:純緑層

311, 312, 313, 314, 315, 316, 3

17.318: 第一導電型の高濃度不純物領域用コンタクトホール

321.322:第一導電型の高濃度不純物領域

330: 断面を示す補助線

401:ゲート端子用コンタクトホール

402:ゲート紹子

403:ドレイン領域

404:ソース領域

405: ※子分離領域

406:第一番目の金属配線層

407:低溫度不掉物領域

(6)

特開平9-148526

408:絶縁階

411,412,413,414:ドレイン領域用コン

タクトホール

415,416,417,418:ソース領域用コンタ

クトホール

421: 高濃度不純物領域

430:断面を示す補助線

501:第一導電型の第一の高濃度不純物領域

502:第一導電型の第二の高濃度不純物領域

503:案子分離領域

504:第二導選型の低濃度不純物領域

505:第一番目の金属配線層

506: 絶縁層

511.512.513.514:第一導電型の第一の

高濃度不純物領域用コンタクトホール

515,516,517,518:第一導電型の第二の

高温度不純物領域川コンタクトホール

521:第一導電型の高濃度不純物領域

530:断面を示す補助級

601:半導体基板と金属配線の合金によるスパイク

602:ダイオード接合面

603:ダイオード接合面

604:第一番目の金属配線層

605:バリアメタル窟

606:絶縁層

607:高濃度不純物領域

608:高濃度不純物領域

609:低濃度不純物領域

701:ゲート端子

702,703:高濃度不純物領域

704:低溫度不純物領域

705:絶秘形

706:案子分離領域

707.708: 高濃度不植物領域用のコンタクトホー

ル

709,710:高濃度不純物領域

801:ゲート巡子

802.803:高濃度不純物領域

804:低濃胶不純物領域

805:紫子分離領域

806 : マスク材料

807:マスク材料の崩孔部

808:絶縁層

809:高濃度不純物領域

810,811: 高濃度不純物領域用コンタクトホール

901:ゲート端子用コンタクトホール

902:ゲート端子

903、904:高濃度不純物領域

905: 索子分離領域

906:第一番目の金属配線層

907:低濃度不越物領域

908:絶縁層

911, 912, 913, 914, 915, 916, 9

17、918:高濃度不純物領域用コンタクトホール

930:断面を示す補助線

1001:第一等電型の第一の高濃度不純物領域

1002:第一導電型の第二の高濃度不純物領域

1003: 聚子分離領域

1004:第二導電型の低温度不純物領域

1005:第一番目の金属配線層

1006:絶縁層

1011, 1012, 1013, 1014, 1015.

1016, 1017, 1018:第一導電型の高濃度不

純物領域用コンタクトホール

1030:断面を示す補助総

1101:半導体基板と金属配線の合金によるスパイク

1102:ダイオード接合面

1103:第一番目の金属配線層

1104:バリアメタル層


1105: 絶縁層


1106:高濃度不純物領域


1107:低濃度不純物領域


(7)


特局平9-148526



















(8)

特開平9-148526




(9)

特開平9-148526



(10)

特開平9-148526



フロントページの統含

(51) Int. Cl. 8 H O 1 L 27/06 滅別配子 广内整理番号

FI

技術表示箇所